



Memoria Cache

Memoria Caché – Ejemplo comercial


- Procesador Intel® Core™ i7 – 3960X
- 6 Núcleos
- Velocidad de clock 3,3 GHz
- 15 MB de SmartCache

Caché

El Caché de CPU es un área de memoria rápida ubicada en el procesador. El Caché inteligente Intel® se refiere a la arquitectura que permite a todos los núcleos compartir dinámicamente el acceso al caché de alto nivel.

Memoria Caché – Ejemplo comercial

Intel® Core™ i7-3960X Processor Die Detail



Memoria Caché - Causa

- Los programas se ejecutan en pasos secuenciales
- Las variables se alojan en zonas adyacentes
- Recordar un bucle en ASM:

```
ciclo_a:
    mov     EAX,EBP
    mov     [EBP+EAX-24],88
    inc     [EBP-8]
ciclo_b:
    cmp     [EBP-8],15
    jle     ciclo_a
```



Memoria Caché - Tecnología


- Memoria DRAM mas económica y lenta
- Tecnología SRAM (Static RAM)
- Velocidad de respuesta acorde al CPU
- Guarda copias de la DRAM

Memoria Caché

- Diferencias de velocidades
 - Cuello de botella
 - Pérdida de performance




Memoria Caché - Funcionamiento




Memoria Caché - Evolución


Hasta los 80's



90's y 2000's



2010



Comparativa disco-ram

Memory lookup vs SSD read

slowdown from real time



28123275x slowdown

cpu




memory (50ns)



SSD (100μs)

Comparativa niveles de cache

CPU Cache and RAM



Comparativa “humana”

Event	Latency	Scaled
1 CPU cycle	0.3 ns	1 s
Level 1 cache access	0.9 ns	3 s
Level 2 cache access	2.8 ns	9 s
Level 3 cache access	12.9 ns	43 s
Main memory access (DRAM, from CPU)	120 ns	6 min
Solid-state disk I/O (flash memory)	50–150 µs	2–6 days
Rotational disk I/O	1–10 ms	1–12 months
Internet: San Francisco to New York	40 ms	4 years
Internet: San Francisco to United Kingdom	81 ms	8 years
Internet: San Francisco to Australia	183 ms	19 years
TCP packet retransmit	1–3 s	105–317 years
OS virtualization system reboot	4 s	423 years
SCSI command time-out	30 s	3 millennia
Hardware (HW) virtualization system reboot	40 s	4 millennia
Physical system reboot	5 m	32 millennia




Memoria Caché - Estructura

Se compone de:

- Memoria de datos
- Memoria de etiquetas
- Controlador
 - Selecciona cuantos y cuales bytes se copian a la memoria de datos. Utiliza diferentes algoritmos.

Memoria Caché

- El controlador ve a la RAM en bloques de tamaño fijo
- Por ejemplo de 32 bytes
- Entonces RAM de 1MB son 32768 bloques



Memoria Caché - Ejemplo

- Suponemos RAM de 1 MB (1M x 8).
- Bloques de 32 bytes.
- Caché de 4 K para datos (sin etiquetas).


$$4k = 2^{12} \Rightarrow \frac{2^{12}}{2^5} = 128$$

Entonces la memoria de datos tendrá 128 entradas de 256 bits cada una.


Por lo tanto la memoria de etiquetas tendrá 128 entradas de 15 bits cada una porque:

$$\frac{2^{20}}{2^5} = 2^{15}$$

Memoria Caché - Ejemplo



Memoria Caché – Conexión en serie




Memoria Caché - Ejemplo

Suponemos dirección física 33445h

33445h = **00110011010001000101** b

15 bits



Bloque 6562

Se busca en las 128 etiquetas si una tiene el contenido

001100110100010

Memoria Caché - Mapeos

■ Mapeo Directo.

- Un bloque de memoria solo se puede mapear a una única ranura en el cache.
- Sencilla, poco utilizada

■ Mapeo Asociativo.

- Un bloque de memoria se puede mapear a cualquier ranura del cache.
- Compleja, más utilizada.

Ventajas?

Desventajas?

Memoria Caché – Políticas de sustitución

- Se actualiza la cache al haber fallo o ausencia de palabra buscada.
 - First In First Out (FIFO)
 - Least Recently Used (LRU) (necesita flag !)
 - Random

Memoria Caché – Actualización de RAM

- Escritura inmediata (write through)
 - Se actualizan ambas memorias juntas
 - Más lento
 - Más económico
- Escritura obligada (write back)
 - Solo se actualiza lo estrictamente necesario
 - Más rápido
 - Menos económica
 - Problemas con dispositivos DMA
 - Problemas con Multi-cores



Procesadores de 64 bits

IA-32 IA-64 AMD64

- **IA-32:** Tecnología Intel del 32 bits
- **Intel 64/EM64T:** Extensión Intel de 64 bits, compatible con 32 bits
- **AMD64:** Tecnología AMD de extensión 64 bits, compatible con 32 bits.
- **IA-64:** Tecnología Intel de 64 bits (Itanium) no compatible con 32.

IA-32 IA-64 AMD64

Microarchitecture History

Architecture

Instruction set definition
and compatibility

examples:

EPIC¹ (*Itanium*®)

IA-32

IXA² (*Intel XScale*®)

Microarchitecture

Hardware implementation
maintaining instruction
set compatibility with
high-level architecture

P5

P6

Intel NetBurst®

Mobile

Processors

Productized implementation
of microarchitecture

Intel® Pentium®

Intel® Pentium® Pro
Intel® Pentium® II/III

Intel® Pentium® 4
Intel® Pentium® D
Intel® Xeon®

Intel® Pentium® M

1. EPIC (Explicitly Parallel Instruction Computing)

2. IXA (Intel® Internet Exchange Architecture)



Set de instrucciones

- El set de instrucciones define la **Arquitectura**
- Por lo tanto define la **compatibilidad**
- IA-32: Para los Pentium, Celeron, Core Duo, Xeon y Core 2 Duo, etc
- Intel Xscale: Para los tipo ARM
- IA-64: Es el set de instrucciones para los Itanium (high end)



Micro-Arquitecturas

- Define como se implementa el hardware
- Nuevas tecnologías
 - Multi-nucleos
 - Consumo de energía
 - Virtualización
 - Cache
 - FSB
 - Pipelines

Micro-Arquitecturas y Procesadores

■ IA-32


- P5
 - Pentium
- P6
 - Pentium Pro, Pentium II, Celeron, Pentium III
- NetBurst
 - Pentium IV, Xeon, Pentium IV HT, Pentium M
- Core
 - Core2Duo, Core2Quad Xeon, Quad Core
- Nehalem
 - Core i7

Pentium

- El Pentium tiene 64 bits de bus de datos
- 32 bits de bus de direcciones
- Arquitectura Superescalar
 - Tiene 3 unidades de ejecución
 - Punto flotante
 - U-pipe
 - V-pipe
 - Podría ejecutar al mismo tiempo
 - FADD ST,ST(2)
 - MOV EAX,12h
 - MOV EBX,13h
 - Porque son instrucciones independientes

Pentium - Paginación

- Puede manejar dos niveles
- Pagina de 4 MB
- Se setea con el bit PSE en el CR0





Pentium Pro

- 36 líneas de bus de direcciones (64 G)
- 64 líneas de bus de datos
- Para acceder a +4Gb utiliza PAE (Physical Address Extension)
- Las tareas siguen viendo un máximo de 4GB.
- El sistema operativo tiene que proveer de un manejo de memoria para lograr utilizar los 64 Gb de direcciones físicas.

Physical Address Extension

- Se habilita con el bit 5 del CR4 (PAE)
- El micro llega a 64 GB de memoria física
- Pero las direcciones virtuales siguen siendo de 32 bits
- Se agregan en las entradas del directorio y las tablas de paginas 24 bits para direccionar las paginas
- 16 M de paginas
- $16\text{ M} * 4\text{ KB} = 64\text{ GB}$



Intel 64 / EM64T

- Extended Memory 64 Technology
- Compite con AMD64
- Direcciones virtuales de 64 bits
- Direcciona 16 EB (exabytes)
- Bus de direcciones puede llegar a 40 líneas (1 TB)
- Registros de 64 bits (RAX, RCX, RIP)



Intel 64 / EM64T

- Registros de 64 bits (RAX, RCX, RIP)
- Instrucción de direccionamiento a memoria de 64 bits
- ALU de 64 bits

Intel 64 / EM64T

- Esta tecnología introduce un nuevo modo de funcionamiento: **IA-32e**, que tiene dos sub-modos:
 - **Modo compatibilidad con 32 bits** (Legacy Mode)
 - Similar a modo protegido de 32 bits
 - Para acceder +4GB usa PAE (Physical Address Extension)
 - **Modo 64 bits** (Long Mode)
 - Utiliza direcciones de lógicas de 64 bits
 - Los operandos por default son de 32 bits (salvo que tengan prefijo REX)